|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
52914305
在线人数 :
594
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"chiu po yen"的相关文件
显示项目 11-13 / 13 (共1页)
1
每页显示[10|25|50]项目
| 國立交通大學 |
2014-12-08T15:10:12Z |
ESD protection design for giga-Hz high-speed I/O interfaces in a 130-nm CMOS process
|
Hsiao, Yuan-Wen; Ker, Ming-Dou; Chiu, Po-Yen; Huang, Chun; Tseng, Yuh-Kuang |
| 義守大學 |
2009 |
Ultra-low-leakage power-rail ESD clamp circuit in nanoscale low-voltage CMOS process
|
Chiu, Po-Yen ; Ker, Ming-Dou ; Tsai, Fu-Yi ; Chang, Yeong-Jar |
| 義守大學 |
2009 |
On the design of power-rail ESD clamp circuit with consideration of gate leakage current in 65-nm low-voltage CMOS process
|
Ker, Ming-Dou ; Chiu, Po-Yen ; Tsai, Fu-Yi ; Chang, Yeong-Jar |
显示项目 11-13 / 13 (共1页)
1
每页显示[10|25|50]项目
|
