|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
52966333
線上人數 :
976
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"chiu po yen"的相關文件
顯示項目 11-13 / 13 (共2頁)
<< < 1 2
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-08T15:10:12Z |
ESD protection design for giga-Hz high-speed I/O interfaces in a 130-nm CMOS process
|
Hsiao, Yuan-Wen; Ker, Ming-Dou; Chiu, Po-Yen; Huang, Chun; Tseng, Yuh-Kuang |
| 義守大學 |
2009 |
Ultra-low-leakage power-rail ESD clamp circuit in nanoscale low-voltage CMOS process
|
Chiu, Po-Yen ; Ker, Ming-Dou ; Tsai, Fu-Yi ; Chang, Yeong-Jar |
| 義守大學 |
2009 |
On the design of power-rail ESD clamp circuit with consideration of gate leakage current in 65-nm low-voltage CMOS process
|
Ker, Ming-Dou ; Chiu, Po-Yen ; Tsai, Fu-Yi ; Chang, Yeong-Jar |
顯示項目 11-13 / 13 (共2頁)
<< < 1 2
每頁顯示[10|25|50]項目
|
