|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
52719245
在线人数 :
601
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"cho lan chou"的相关文件
显示项目 1-4 / 4 (共1页)
1
每页显示[10|25|50]项目
| 國立臺灣大學 |
2009 |
A 33.6-to-33.8Gb/s burst-mode CDR in 90nm CMOS technology
|
Cho, Lan-Chou; Lee, Chihun; Hung, Chao-Ching; Liu, Shen-Iuan |
| 國立臺灣大學 |
2008-07 |
A 81.5~85.9GHz injection-locked frequency divider in 65nm CMOS
|
Cho, Lan-Chou; Tsai, Kun-Hung; Hung, Chao-Ching; Liu, Shen-Iuan |
| 國立臺灣大學 |
2008 |
A 50.8–53-GHz Clock Generator Using a Harmonic-Locked PD in 0.13-μm CMOS
|
Lee, Chihun; Cho, Lan-Chou; Wu, Jia-Hao; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A 1.2-V 37–38.5-GHz Eight-Phase Clock Generator in 0.13- μm CMOS Technology
|
Cho, Lan-Chou; Lee, Chihun; Liu, Shen-Iuan |
显示项目 1-4 / 4 (共1页)
1
每页显示[10|25|50]项目
|
