English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  52931576    線上人數 :  842
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"kuo sy yen"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 251-275 / 284 (共12頁)
<< < 3 4 5 6 7 8 9 10 11 12 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
臺大學術典藏 1992 Optimal Group Diagnosis Procedures for VLSI/WSI Array Architectures Wang, Kung; Kuo, Sy-Yen; Wang, Kung; Kuo, Sy-Yen
國立臺灣大學 1991-09 Fault Diagnosis in Reconfigurable VLSI and WSI Arrays 郭斯彥; 王弓; Kuo, Sy-Yen; Wang, Kung
國立臺灣大學 1991-08 Design and Evaluation of Fault-Tolerant Interleaved Memory Systems 郭斯彥; Louri, A.; Liang, S. C.; Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen; Louri, A.; Liang, S. C.; Lu, S. K.; Wu, C. W.
臺大學術典藏 1991-08 Design and Evaluation of Fault-Tolerant Interleaved Memory Systems Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen; Liang, S. C.; 郭斯彥; Liang, S. C.; Louri, A.; Louri, A.; Liang, S. C.; Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen
國立臺灣大學 1991-01 Reconfigurable Cube-Connected Cycles Architectures 郭斯彥; Fuchs, W. K.; Kuo, Sy-Yen; Fuchs, W. K.
國立臺灣大學 1991-01 VHDL-Based Design and Analysis of Defect Tolerant VLSI/WSI Array Architectures 郭斯彥; 王弓; Kuo, Sy-Yen; Wang, Kung
臺大學術典藏 1991-01 VHDL-Based Design and Analysis of Defect Tolerant VLSI/WSI Array Architectures Kuo, Sy-Yen; Wang, Kung; Kuo, Sy-Yen; Wang, Kung
國立臺灣大學 1991 Efficient Parallel Sorting and Merging Algorithms for Two-Dimensional Mesh-Connected Processor Arrays 郭斯彥; Liang, S. C.; Kuo, Sy-Yen; Liang, S. C.
國立臺灣大學 1991 Efficient Reconfiguration Algorithms for Degradable VLSI/WSI Arrays 郭斯彥; Chen, I. Y.; Kuo, Sy-Yen; Chen, I. Y.
臺大學術典藏 1991 Efficient Parallel Sorting and Merging Algorithms for Two-Dimensional Mesh-Connected Processor Arrays Liang, S. C.; Kuo, Sy-Yen; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen
臺大學術典藏 1991 Efficient Reconfiguration Algorithms for Degradable VLSI/WSI Arrays Chen, I. Y.; Kuo, Sy-Yen; 郭斯彥; Chen, I. Y.; Kuo, Sy-Yen
國立臺灣大學 1990-06 Concurrent Error Detection and Correction in Real Time Systolic Sorting Arrays Liang, S. C.; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen
臺大學術典藏 1990-06 Concurrent Error Detection and Correction in Real Time Systolic Sorting Arrays Liang, S. C.; Kuo, Sy-Yen; Liang, S. C.; 郭斯彥; Kuo, Sy-Yen
國立臺灣大學 1990-05 Fault Tolerance Techniques for Systoilc Arrays Abraham, J. A.; Banerjee, P.; Chen, C. Y.; Fuchs, W. K.; 郭斯彥; Reddy, A. L. N.; Abraham, J. A.; Banerjee, P.; Chen, C. Y.; Fuchs, W. K.; Kuo, Sy-Yen; Reddy, A. L. N.
國立臺灣大學 1990-04 Fault Tolerant VLSI Systolic Median Filters Liang, S. C.; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen
臺大學術典藏 1990-04 Fault Tolerant VLSI Systolic Median Filters Liang, S. C.; Kuo, Sy-Yen; Liang, S. C.; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen
國立臺灣大學 1990-01 Fault Tolerant WSI Sorting Networks Liang, S. C.; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen
臺大學術典藏 1990-01 Fault Tolerant WSI Sorting Networks Liang, S. C.; Kuo, Sy-Yen; Liang, S. C.; 郭斯彥; Liang, S. C.; Kuo, Sy-Yen
國立臺灣大學 1989-11 A VLSI Design of Systolic Tree-Searched Vector Quantizer for EOS on Board SAR Processor Fang, W. C.; Chang, C. Y.; 郭斯彥; Nixon, R. H.; Curlander, J. C.; Fang, W. C.; Chang, C. Y.; Kuo, Sy-Yen; Nixon, R. H.; Curlander, J. C.
臺大學術典藏 1989-11 A VLSI Design of Systolic Tree-Searched Vector Quantizer for EOS on Board SAR Processor Fang, W. C.; Nixon, R. H.; Curlander, J. C.; Chang, C. Y.; Kuo, Sy-Yen; Fang, W. C.; Chang, C. Y.; 郭斯彥; Nixon, R. H.; Curlander, J. C.; Fang, W. C.; Chang, C. Y.; Kuo, Sy-Yen; Nixon, R. H.
國立臺灣大學 1989 Design and Analysis of Defect Tolerant Hierarchical Sorting Networks 郭斯彥; Liang, S. C.; Kuo, Sy-Yen; Liang, S. C.
國立臺灣大學 1989 Fault Diagnosis in VLSI/WSI Processor Arrays 郭斯彥; 王弓; Kuo, Sy-Yen; Wang, Kung
臺大學術典藏 1989 Fault Diagnosis in VLSI/WSI Processor Arrays Kuo, Sy-Yen; Wang, Kung; Kuo, Sy-Yen; Wang, Kung
國立臺灣大學 1988-06 Spare Allocation and Reconfiguration in Large Area VLSI 郭斯彥; Fuchs, W. K.; Kuo, Sy-Yen; Fuchs, W. K.
臺大學術典藏 1988-06 Spare Allocation and Reconfiguration in Large Area VLSI Fuchs, W. K.; Kuo, Sy-Yen; 郭斯彥; Fuchs, W. K.; Kuo, Sy-Yen

顯示項目 251-275 / 284 (共12頁)
<< < 3 4 5 6 7 8 9 10 11 12 > >>
每頁顯示[10|25|50]項目