English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  52823733    線上人數 :  782
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"lai feipei"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 226-250 / 253 (共11頁)
<< < 2 3 4 5 6 7 8 9 10 11 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立彰化師範大學 1996-10 Image Shading Taking into Account Relativistic Effects Chang, Meng-chou; Lai, Feipei; Chen, Wei-chao
國立彰化師範大學 1996-03 Efficient Exploitation of Instruction-Level Parallelism for Superscalar Processors by the Conjugate Register File Scheme Chang, Meng-chou; Lai, Feipei
國立臺灣大學 1995-08 A simple tree pattern matching algorithm for code generator Chen, Tzer-Shyong; Lai, Feipei; Shang, Rung-Ji
國立臺灣大學 1994-12 A performance evaluation procedure for a class of growable ATM switches Tsai, Zsehong; Yu, Kangyei; Lai, Feipei
臺大學術典藏 1994-12 A performance evaluation procedure for a class of growable ATM switches Tsai, Zsehong; Yu, Kangyei; Lai, Feipei; Tsai, Zsehong; Yu, Kangyei; Lai, Feipei; TsaiZsehong
國立臺灣大學 1994-05 The complementary relationship of interprocedural register allocation and inlining Lai, Feipei; Chao, Yung-Kuang
國立彰化師範大學 1994-03 A Superscalar Micro-architecture Supporting Aggressive Instruction Scheduling Chang, Meng-chou; Lai, Feipei
國立臺灣大學 1994-01 A pipeline bubbles reduction technique for the Monsoon dataflow architecture Lai, Feipei; Tsai, Fong-Chou
國立臺灣大學 1993-10 Arden - Architecture Development Environment Lai, Feipei; Hwang, Shu-Lin; Chen, Tzer-Shyong; Hsieh, Chia-Rung
國立彰化師範大學 1992-12 Exploiting Instruction-Level Parallelism with the Conjugate Register File Scheme Chang, Meng-chou; Lai, Feipei; Shang, Rung-ji
淡江大學 1992-11-11 Estimating register cost using spots Lai, Feipei; Yeh, Chia-cheng; 李鴻璋; Lee, Hung-chang
國立臺灣大學 1992-11 Estimating register cost using spots Lai, Feipei; Yeh, Chia-Cheng; Lee, Hung-Chang
淡江大學 1992-09-01 Register allocation via dynamically updated information 賴飛羆; Lai, Feipei; 葉家誠; Yeh, Chia-cheng; 李鴻璋; Lee, Hung-chang
淡江大學 1992-09-01 動態資訊式暫存器配置法 賴飛羆; Lai, Feipei; 葉家誠; Yeh, Chia-cheng; 李鴻璋; Lee, Hung-chang
國立彰化師範大學 1992-05 Enhancing Boosting with Semantic Register in a Superscalar Processor Lai, Feipei; Chang, Meng-chou
國立臺灣大學 1991-10 An intelligent trend prediction and reversal recognition system using dual-module neural networks Jang, Gia-Shuh; Lai, Feipei; Jiang, Bor-Wei; Chien, Li-Hua
國立臺灣大學 1991-09 Analysis of branch handling strategies under hierarchical memory system Lee, Hung-Chung; Lai, Feipei
國立彰化師範大學 1991-05 ARES-Architecture REinforcing Superscalar Lin, Yuh-Haur; Lai, Feipei; Chang, Meng-chou
國立臺灣大學 1991-05 ARES-architecture reinforcing superscalar Lin, Yuh-Haur; Lai, Feipei; Chang, Meng-Chou
國立臺灣大學 1990-11 A memory management unit and cache controller for the MARS system Lai, Feipei; Wu, Chyuan-Yow; Parng, Tai-Ming
國立臺灣大學 1990-11 Optimization on instruction reorganization Lai, Feipei; Lee, Hung-Chang; Lee, Chun-Luh
國立臺灣大學 1990-04 MARS performance evaluation with different interconnection networks Lai, Feipei; Tzeng, Lea-Ming; Chang, Thom-Ling; Parng, Tai-Ming
淡江大學 1990-03 MARS: aRISC-based architecture for Lisp Lee, Hung-Chang; Lai, Feipei; Tsai, Jenn-yuan; Parng, Tai-ming
國立臺灣大學 1990 MARS: a RISC-based architecture for Lisp Lee, Hung-Chang; Lai, Feipei; Tsai, Jenn-Yuan; Parng, Tai-Ming
國立臺灣大學 1989-10 MARS-a RISC-based architecture for LISP Lee, Hung-Chang; Lai, Feipei; Tsai, Jenn-Yuan; Parng, Tai-Ming; Li, Yu-Gang

顯示項目 226-250 / 253 (共11頁)
<< < 2 3 4 5 6 7 8 9 10 11 > >>
每頁顯示[10|25|50]項目