|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
51629805
在线人数 :
925
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"liang yung chih"的相关文件
显示项目 1-5 / 5 (共1页)
1
每页显示[10|25|50]项目
| 國立交通大學 |
2017-04-21T06:50:01Z |
Design of Power-Rail ESD Clamp Circuit with Adjustable Holding Voltage against Mis-trigger or Transient-Induced Latch-On Events
|
Yeh, Chih-Ting; Liang, Yung-Chih; Ker, Ming-Dou |
| 國立交通大學 |
2017-04-21T06:49:53Z |
Layout Optimization on ESD Diodes for Giga-Hz RF and High-Speed I/O Circuits
|
Yeh, Chih-Ting; Liang, Yung-Chih; Ker, Ming-Dou |
| 國立交通大學 |
2014-12-08T15:06:51Z |
Optimization on Layout Style of ESD Protection Diode for Radio-Frequency Front-End and High-Speed I/O Interface Circuits
|
Yeh, Chih-Ting; Ker, Ming-Dou; Liang, Yung-Chih |
| 淡江大學 |
2011-01 |
A 0.5 V 320 MHz 8 bit×8 bit pipelined multiplier in 130 nm CMOS process
|
Yang, Wei-Bin; Liao, Chao-Cheng; Liang, Yung-Chih |
| 淡江大學 |
2008-11 |
A 320-MHz 8bit × 8bit pipelined multiplier in ultra-low supply voltage
|
Liang, Yung-chih; Huang, Ching-ji; Yang, Wei-bin |
显示项目 1-5 / 5 (共1页)
1
每页显示[10|25|50]项目
|
