臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"lin chen shang"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 1-50 / 70 (共2页)
1 2 > >>
每页显示[10|25|50]项目

机构	日期	题名	作者
國立臺灣大學	1998-12	A Global Parallelization Scheduling Algorithm for Automated Synthesis of Digital Systems	Chen, T.; 林呈祥; Chen, T.; Lin, Chen-Shang
淡江大學	1995-11-01	Test set compaction for combinational circuits	張昭憲; Chang, Jau-shien; Lin, Chen-shang
國立臺灣大學	1995-11	Fast fault simulation for BIST applications	Kung, Chen-Pin; Huang, Chun-Jieh; Lin, Chen-Shang
國立臺灣大學	1995-09	OBDD variable ordering by interleaving compacted clusters	Yeh, Fu-Min; Lin, Chen-Shang
淡江大學	1995-01-01	Test time reduction for scan-designed circuits by sliding compatibility	張昭憲; Chang, Jau-shien; Lin, Chen-shang
淡江大學	1994-11-16	Test time reduction for scan-designed circuits by sliding compatibility	張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang
國立臺灣大學	1994-11	Test time reduction for scan-designed circuits by sliding compatibility	Chang, Jau-Shien; Lin, Chen-Shang
淡江大學	1994-10-02	A test clock reduction method for scan-designed circuits	張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang
國立臺灣大學	1994-10	A test clock reduction method for scan-designed circuits	Chang, Jau-Shien; Lin, Chen-Shang
國立臺灣大學	1994-10	A Test Clock Reduction Method for Scan-Designed Circuits	Chang, J. S.; 林呈祥; Chang, J. S.; Lin, Chen-Shang
國立臺灣大學	1994-03	Direct synthesis of hazard-free asynchronous circuits from STGs based on lock relation and MG-decomposition approach	Lin, Kuan-Jen; Kuo, Jih-Wen; Lin, Chen-Shang
國立臺灣大學	1994-02	Direct Synthesis of Hazard-Free Asynchronous Circuits from STGs Based on Lock Relation and MG-Decomposition Approach	Lin, K. J.; Kuo, J. W.; 林呈祥; Lin, K. J.; Kuo, J. W.; Lin, Chen-Shang
國立臺灣大學	1994	超大型積體電路電腦輔助設計系統I-4:非同步電路	林呈祥; Lin, Chen-Shang
國立臺灣大學	1994	HyHOPE:a Fast Fault Simulator with Efficient Simulation of Hypertrophic Faults	Kung, C.; 林呈祥; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1994	Optimized Synthesis of Hazard-Free Asynchronous Circuits	Lin, K. J.; Kuo, J. W.; 林呈祥; Lin, K. J.; Kuo, J. W.; Lin, Chen-Shang
國立臺灣大學	1994	Reducing Hypertrophic Fault Events in Sequential Fault Simulation	Kung, C.; 林呈祥; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1994	Test Time Reduction for Scan-Designed Circuits by Sliding Compatibility	Chang, J. S.; 林呈祥; Chang, J. S.; Lin, Chen-Shang
國立臺灣大學	1994	在MCM環境下之測試樣本產生系統	林少傑; 林呈祥; 林少傑; Lin, Chen-Shang
國立臺灣大學	1993-08	Automatic Synthesis of Hazard Free Asynchronous Circuits Based on Transitive Lock Relation	Lin, K.; Kuo, J.; 林呈祥; Lin, K.; Kuo, J.; Lin, Chen-Shang
國立臺灣大學	1993-08	Building BDDs with Ordering-Reshuffle Strategy	Yeh, F.; 林呈祥; Yeh, F.; Lin, Chen-Shang
國立臺灣大學	1993-02	Test time reduction in scan designed circuits	Lai, Wen-Joung; Kung, Chen-Pin; Lin, Chen-Shang
國立臺灣大學	1993	多晶片模組設計自動化與測試系統總計劃(I)	林呈祥; 郭斯彥; Lin, Chen-Shang; Kuo, Sy-Yen
國立臺灣大學	1993	自動設計驗證及測試樣本產生	林呈祥; Lin, Chen-Shang
國立臺灣大學	1993	非同步電路設計合成之研究(II)	龐台銘; 林呈祥; Parng, Tai-Ming; Lin, Chen-Shang
國立臺灣大學	1993	On the OBDD-Representation of General Boolean Functions	Liaw, H.; 林呈祥; Liaw, H.; Lin, Chen-Shang
國立臺灣大學	1993	Test Time Reduction in Scan Designed Circuits	Lai, W.; Kung, C.; 林呈祥; Lai, W.; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1993	超大型積體電路電腦輔助設計系統I-4:非同步電路	林呈祥; Lin, Chen-Shang
淡江大學	1992-11-26	Test set compaction for combinational circuits	張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang
國立臺灣大學	1992-11	On the verification of state-coding in STGs	Lin, Kuan- Jen; Lin, Chen-Shang
國立臺灣大學	1992-11	Test set compaction for combinational circuits	Chang, Jau-Shien; Lin, Chen-Shang
國立臺灣大學	1992-11	Test Reduction in Scan-Designed Circuits	Lai, W.; Kung, C.; 林呈祥; Lai, W.; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1992-11	Test Set Compaction for Combinational Circuits	Chang, J.; 林呈祥; Chang, J.; Lin, Chen-Shang
淡江大學	1992-06-01	On the OBDD-representation of general Boolean functions	廖賀田; Liaw, Heh-tyan; Lin, Chen-shang
國立臺灣大學	1992-03	A realization algorithm of asynchronous circuits from STG	Lin, Kuan-Jen; Lin, Chen-Shang
國立臺灣大學	1992-03	Parallel sequence fault simulation for synchronous sequential circuits	Kung, Chen-Pin; Lin, Chen-Shang
國立臺灣大學	1992-03	A Realization Algorithm for Asynchronous Circuits From STG	Lin, K.; 林呈祥; Lin, K.; Lin, Chen-Shang
國立臺灣大學	1992	自動高階合成系統(II)	林呈祥; Lin, Chen-Shang
國立臺灣大學	1992	Identifiability of an Imbedding Unknown Subnetwork	林呈祥; Liu, R.; Lin, Chen-Shang; Liu, R.
國立臺灣大學	1992	On the Verification of State Coding in STGs	Lin, K.; 林呈祥; Lin, K.; Lin, Chen-Shang
國立臺灣大學	1992	智慧型超大型積體電路設計自動化系統(V)	闕志達; 龐台銘; 馮武雄; 楊武純; 林呈祥; 賴飛羆(Lai, Fei-Pei); 陳良基(Chen, Liang-Gee); 陳少傑(Chen, Sao-Jie); 郭斯彥(Kuo, Sy-Yen); Chiueh, Tzi-Dar; Parng, Tai-Ming; 馮武雄; Yang, Wu-Chun; Lin, Chen-Shang; 賴飛羆(Lai, Fei-Pei); 陳良基(Chen, Liang-Gee); 陳少傑(Chen, Sao-Jie); 郭斯彥(Kuo, Sy-Yen)
淡江大學	1991-12	Boolean resubstitution with ATPG	張昭憲; Chang, Jau-shien ; 林呈祥; Lin, Chen-shang
國立臺灣大學	1991-12	Bollean Resubstition with ATPG	Chang, J.; 林呈祥; Chang, J.; Lin, Chen-Shang
國立臺灣大學	1991-09	Automatic Synthesis of Asynchronous Circuits	Lin, K.; 林呈祥; Lin, K.; Lin, Chen-Shang
國立臺灣大學	1991-05	Parallel sequence fault simulation for synchronous sequential circuits	Kung, Chen-Pin; Lin, Chen-Shang
國立臺灣大學	1991	智慧型超大型積體電路設計自動化系統	林呈祥; Lin, Chen-Shang
國立臺灣大學	1991	Parallel Sequence Fault Simulation for Synchronous Sequential Circuits	Kung, C.; 林呈祥; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1991	總計畫:智慧型超大型積體電路設計自動化系統分項計畫:自動高階合成系統	林呈祥; Lin, Chen-Shang
國立臺灣大學	1990-12	FIPOC:a Finite State Machine Synthesizer	Wang, J. P.; 林呈祥; Wang, J. P.; Lin, Chen-Shang
淡江大學	1990-11	Efficient automatic diagnosis of digital circuits	廖賀田; Liaw, Heh-tyan ; Tsaih, Jia-horng ; Lin, Chen-shang
國立臺灣大學	1990-07	Topological Testability Conditions for Analog Fault Daignosis	林呈祥; Lin, Chen-Shang

显示项目 1-50 / 70 (共2页)
1 2 > >>
每页显示[10|25|50]项目

	English \| 正體中文 \| 简体中文 \| 总笔数 :0
	造访人次 : 52563631 在线人数 : 819 教育部委托研究计画计画执行:国立台湾大学图书馆