|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
52547973
線上人數 :
876
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"lin chen shang"的相關文件
顯示項目 1-10 / 70 (共7頁)
1 2 3 4 5 6 7 > >>
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
1998-12 |
A Global Parallelization Scheduling Algorithm for Automated Synthesis of Digital Systems
|
Chen, T.; 林呈祥; Chen, T.; Lin, Chen-Shang |
| 淡江大學 |
1995-11-01 |
Test set compaction for combinational circuits
|
張昭憲; Chang, Jau-shien; Lin, Chen-shang |
| 國立臺灣大學 |
1995-11 |
Fast fault simulation for BIST applications
|
Kung, Chen-Pin; Huang, Chun-Jieh; Lin, Chen-Shang |
| 國立臺灣大學 |
1995-09 |
OBDD variable ordering by interleaving compacted clusters
|
Yeh, Fu-Min; Lin, Chen-Shang |
| 淡江大學 |
1995-01-01 |
Test time reduction for scan-designed circuits by sliding compatibility
|
張昭憲; Chang, Jau-shien; Lin, Chen-shang |
| 淡江大學 |
1994-11-16 |
Test time reduction for scan-designed circuits by sliding compatibility
|
張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang |
| 國立臺灣大學 |
1994-11 |
Test time reduction for scan-designed circuits by sliding compatibility
|
Chang, Jau-Shien; Lin, Chen-Shang |
| 淡江大學 |
1994-10-02 |
A test clock reduction method for scan-designed circuits
|
張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang |
| 國立臺灣大學 |
1994-10 |
A test clock reduction method for scan-designed circuits
|
Chang, Jau-Shien; Lin, Chen-Shang |
| 國立臺灣大學 |
1994-10 |
A Test Clock Reduction Method for Scan-Designed Circuits
|
Chang, J. S.; 林呈祥; Chang, J. S.; Lin, Chen-Shang |
顯示項目 1-10 / 70 (共7頁)
1 2 3 4 5 6 7 > >>
每頁顯示[10|25|50]項目
|
