English  |  正體中文  |  简体中文  |  总笔数 :2818385  
造访人次 :  28054266    在线人数 :  1334
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

"r t hwang"的相关文件

回到依作者浏览
依题名排序 依日期排序

显示项目 1-9 / 9 (共1页)
1 
每页显示[10|25|50]项目

机构 日期 题名 作者
國立中山大學 2000-01 Single-ended SRAM with high test coverage and short test time C.C. Wang;C.F. Wu;R.T. Hwang; C.H. Kao
國立中山大學 2000 Single-ended SRAM with high test coverage and short test time C.C. Wang;C.F. Wu;R.T. Hwang;C.H. Kao
國立中山大學 1999-07 A low-power high-speed dynamic PLA circuit configuration for single-clock CMOS C.C. Wang;C.F. Wu; R.T. Hwang;C.H. Kao
國立中山大學 1999-01 Dynamic NOR-NOR PLA Design with IDDQ Testability C.F. Wu;C.C. Wang;R.T. Hwang;C.H. Kao
國立中山大學 1999 Dynamic NOR-NOR PLA Design with IDDQ Testability C.F. Wu;C.C. Wang;R.T. Hwang;C.H. Kao
國立中山大學 1999 A low-power high-speed dynamic PLA circuit configuration for single-clock CMOS C.C. Wang;C.F. Wu;R.T. Hwang;C.H. Kao
國立中山大學 1998-06 Design of single-ended SRAM with high test coverage and short test time C.F. Wu;C.C. Wang;R.T. Hwang;C.H. Kao
國立中山大學 1997-12 A low-power and high-speed dynmaic PLA circuit configurationfor single-clock CMOS C.C. Wang;C.F. Wu;R.T. Hwang;C.H. Kao
國立中山大學 1997-09 IDDQ testable configuration for PLAs by transformation into inverters C.F. Wu;C.C. Wang;R.T. Hwang;C.H. Kao

显示项目 1-9 / 9 (共1页)
1 
每页显示[10|25|50]项目