|
English
|
正體中文
|
简体中文
|
总笔数 :2818686
|
|
造访人次 :
28236159
在线人数 :
655
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"tziantzioulis g"的相关文件
显示项目 1-1 / 1 (共1页)
1
每页显示[10|25|50]项目
| 國立成功大學 |
2023 |
CIFER: A Cache-Coherent 12-nm 16-mm2SoC With Four 64-Bit RISC-V Application Cores, 18 32-Bit RISC-V Compute Cores, and a 1541 LUT6/mm2Synthesizable eFPGA
|
Li, A.;Chang, T.-J.;Gao, F.;Ta, Ta T.;Tziantzioulis, G.;Ou, Y.;Wang, M.;Tu, J.;Xu, K.;Jackson, P.;Ning, A.;Chirkov, G.;Orenes-Vera, M.;Agwa, S.;Yan, X.;Tang, E.;Balkind, J.;Batten, C.;Wentzlaff, D. |
显示项目 1-1 / 1 (共1页)
1
每页显示[10|25|50]项目
|
