|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
51803712
線上人數 :
1066
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"lu s k"的相關文件
顯示項目 6-15 / 70 (共7頁)
1 2 3 4 5 6 7 > >>
每頁顯示[10|25|50]項目
| 國立臺灣科技大學 |
2019 |
Resistive open defect detection in SoCs by a test method based on injected charge volume after test input application
|
Matsumoto, Y.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K. |
| 國立臺灣科技大學 |
2019 |
Stand-by mode test method of interconnects between dies in 3d ICs with IEEE 1149.1 test circuits
|
Kanda, M.;Yabui, D.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K. |
| 國立臺灣科技大學 |
2019 |
Retention-Aware Refresh Techniques for Reducing Power and Mitigation of Data Retention Faults in DRAM
|
Lu, S.-K.;Huang, Huang H.-K.;Hsu, C.-L.;Sun, C.-T.;Miyase, K. |
| 國立臺灣科技大學 |
2019 |
A fault-tolerant MPSoC for CubeSats
|
Fuchs, C.M.;Chou, P.;Wen, X.;Murillo, N.M.;Furano, G.;Holst, S.;Tavoularis, A.;Lu, S.-K.;Plaat, A.;Marinis, K. |
| 國立臺灣科技大學 |
2019 |
A static method for analyzing hotspot distribution on the LSI
|
Miyase, K.;Kawano, Y.;Lu, S.-K.;Wen, X.;Kajihara, S. |
| 國立臺灣科技大學 |
2018 |
A design for testability of open defects at interconnects in 3D stacked ICs
|
Ashikin F.; Hashizume M.; Yotsuyanagi H.; Lu S.-K.; Roth Z. |
| 國立臺灣科技大學 |
2018 |
Address Remapping Techniques for Enhancing Fabrication Yield of Embedded Memories
|
Lu S.-K.; Jheng H.-C.; Lin H.-W.; Hashizume M. |
| 國立臺灣科技大學 |
2018 |
Fault Leveling Techniques for Yield and Reliability Enhancement of NAND Flash Memories
|
Lu S.-K.; Zhong S.-X.; Hashizume M. |
| 國立臺灣科技大學 |
2018 |
A defective level monitor of open defects in 3D ICs with a comparator of offset cancellation type
|
Kanda, M.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K. |
| 國立臺灣科技大學 |
2018 |
A defect level monitor of resistive open defect at interconnects in 3D ICs by injected charge volume
|
Ohtani, K.;Osato, N.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K. |
顯示項目 6-15 / 70 (共7頁)
1 2 3 4 5 6 7 > >>
每頁顯示[10|25|50]項目
|
