臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"kuo j b"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 11-35 / 128 (共6頁)
1 2 3 4 5 6 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立臺灣大學	2009	Closed-Form Partitioned Gate Tunneling Current Model for NMOS Devices with an Ultra-thin Gate Oxide	Lin, C.H.; Kuo, J.B.
國立臺灣大學	2008	Gate-Level Dual-Threshold Static Power Optimization Methodology (GDSPOM) Using Path-Based Static Timing Analysis (STA) Technique for SOC Application	Chung, B.; Kuo, J.B.
國立臺灣大學	2008	Breakdown Behavior of 40-nm PD-SOI NMOS Device Considering STI-Induced Mechanical Stress Effect	Su, V.C.; Lin, I.S.; Kuo, J.B.; Lin, G.S.; Chen, D.; Yeh, C.S.; Tsai, C.T.; Ma, M.
國立臺灣大學	2007	Narrow Band Gap Semiconductor	Lin, H. H.; Kuo, J. B.
國立臺灣大學	2007	Narrow Bandgap Semiconductor	Lin, H. H.; Kuo, J. B.
國立臺灣大學	2006-02	Partitioned gate tunnelling current model considering distributed effect for CMOS devices with ultra-thin (1 nm) gate oxide	Lin, C.H.; Kuo, J.B.; Su, K.W.; Liu, S.
國立臺灣大學	2006	Gate capacitances behavior of nanometer FD SOI CMOS devices with HfO2 high-k gate dielectric considering vertical and fringing displacement effects using 2-D Simulation	Lin, Yu-Sheng; Lin, Chia-Hong; Kuo, J.B.; Su, Ke-Wei
國立臺灣大學	2006	Analysis of the gate-source/drain capacitance behavior of a narrow-channel FD SOI NMOS device considering the 3-D fringing capacitances using 3-D simulation	Chen, Chien-Chung; Kuo, J.B.; Su, Ke-Wei; Liu, Sally
國立臺灣大學	2005-05	Energy-efficient CMOS large-load driver circuit with the complementary adiabatic/bootstrap (CAB) technique for low-power TFT-LCD system applications	Liu, G.Y.; Wang, N.C.; Kuo, J.B.
臺大學術典藏	2005-05	Energy-efficient CMOS large-load driver circuit with the complementary adiabatic/bootstrap (CAB) technique for low-power TFT-LCD system applications	Liu, G.Y.; Wang, N.C.; Kuo, J.B.; Liu, G.Y.; Wang, N.C.; Kuo, J.B.
國立臺灣大學	2005-04	0.7 V Manchester carry look-ahead circuit using PD SOI CMOS asymmetrical dynamic threshold pass transistor techniques suitable for low-voltage CMOS VLSI systems	Chiang, T.Y.; Kuo, J.B.
國立臺灣大學	2004-12	A 0.8 V CMOS TSPC adiabatic DCVS logic circuit with the bootstrap technique for low-power VLSI	Chen, H.P.; Kuo, J.B.
國立臺灣大學	2004-07	Evolution of low-voltage CMOS digital VLSI circuits using bootstrap technique	Kuo, J.B.
臺大學術典藏	2004-07	Evolution of low-voltage CMOS digital VLSI circuits using bootstrap technique	Kuo, J.B.Kuojb; Kuo, J.B.; KuoJB
國立臺灣大學	2004-04	Low-Voltage SOI CMOS VLSI Devices and Circuits	Lin, S. C.; Kuo, J. B.
國立臺灣大學	2004-03	CMOS Digital IC	Kuo, J. B.
國立臺灣大學	2004	A Compact Threshold Voltage Model for Gate Misalignment Effect of DG FD SOI NMOS Devices Considering Fringing Electric Field Effects	Kuo, J.B.; Sun, E.C.
國立臺灣大學	2003-11	Analysis of gate misalignment effect on the threshold voltage of double-gate (DG) ultrathin fully-depleted (FD) silicon-on-insulator (SOI) NMOS devices using a compact model considering fringing electric field effect	Kuo, J.B.; Sun, E.C.; Lin, M.T.
臺大學術典藏	2003-11	Analysis of gate misalignment effect on the threshold voltage of double-gate (DG) ultrathin fully-depleted (FD) silicon-on-insulator (SOI) NMOS devices using a compact model considering fringing electric field effect	Kuo, J.B.; Sun, E.C.; Lin, M.T.Kuojb; Kuo, J.B.; Sun, E.C.; Lin, M.T.; KuoJB
國立臺灣大學	2003	Ultra-Low-Voltage SOI CMOS Inverting Driver Circuit Using Effective Charge Pump Based on Bootstrap Technique	Chen, J.H.T.; Kuo, J.B.
國立臺灣大學	2003	Modeling the Fringing Electric Field Effect on the Threshold Voltage of FD SOI NMOS Devices with the LDD/Sidewall Oxide Spacer Structure	Lin, S.C.; Kuo, J.B.
國立臺灣大學	2002-03-14	Sub-I V CMOS large capacitive-load driver circuit using direct bootstrap technique for ' low-voltage CMOS VLSI	Chen, P.C.; Kuo, J.B.
國立臺灣大學	2002	Compact threshold-voltage model for short-channelpartially-depleted (PD) SOI dynamic-threshold MOS (DTMOS) devices	Kuo, J.B.; Yuan, Kuo-Hua; Lin, Shih-Chia
國立臺灣大學	2002	Sub-1 V CMOS large capacitive-load driver circuit using directbootstrap technique for low-voltage CMOS VLSI	Chen, P.C.; Kuo, J.B.
國立臺灣大學	2002	A 0.8-V 128-Kb Four-Way Set-Associative Two-Level CMOS Cache Memory Using Two-Stage Wordline/Bitline-Oriented Tag-Compare (WLOTC/BLOTC) Scheme	Lin, Perng-Fei; Kuo, J.B.

顯示項目 11-35 / 128 (共6頁)
1 2 3 4 5 6 > >>
每頁顯示[10|25|50]項目

	English \| 正體中文 \| 简体中文 \| 總筆數 :2826201
	造訪人次 : 31838456 線上人數 : 1422 教育部委託研究計畫計畫執行:國立臺灣大學圖書館