| 國立臺灣大學 |
1998-12 |
A Global Parallelization Scheduling Algorithm for Automated Synthesis of Digital Systems
|
Chen, T.; 林呈祥; Chen, T.; Lin, Chen-Shang |
| 淡江大學 |
1995-11-01 |
Test set compaction for combinational circuits
|
張昭憲; Chang, Jau-shien; Lin, Chen-shang |
| 國立臺灣大學 |
1995-11 |
Fast fault simulation for BIST applications
|
Kung, Chen-Pin; Huang, Chun-Jieh; Lin, Chen-Shang |
| 國立臺灣大學 |
1995-09 |
OBDD variable ordering by interleaving compacted clusters
|
Yeh, Fu-Min; Lin, Chen-Shang |
| 淡江大學 |
1995-01-01 |
Test time reduction for scan-designed circuits by sliding compatibility
|
張昭憲; Chang, Jau-shien; Lin, Chen-shang |
| 淡江大學 |
1994-11-16 |
Test time reduction for scan-designed circuits by sliding compatibility
|
張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang |
| 國立臺灣大學 |
1994-11 |
Test time reduction for scan-designed circuits by sliding compatibility
|
Chang, Jau-Shien; Lin, Chen-Shang |
| 淡江大學 |
1994-10-02 |
A test clock reduction method for scan-designed circuits
|
張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang |
| 國立臺灣大學 |
1994-10 |
A test clock reduction method for scan-designed circuits
|
Chang, Jau-Shien; Lin, Chen-Shang |
| 國立臺灣大學 |
1994-10 |
A Test Clock Reduction Method for Scan-Designed Circuits
|
Chang, J. S.; 林呈祥; Chang, J. S.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994-03 |
Direct synthesis of hazard-free asynchronous circuits from STGs based on lock relation and MG-decomposition approach
|
Lin, Kuan-Jen; Kuo, Jih-Wen; Lin, Chen-Shang |
| 國立臺灣大學 |
1994-02 |
Direct Synthesis of Hazard-Free Asynchronous Circuits from STGs Based on Lock Relation and MG-Decomposition Approach
|
Lin, K. J.; Kuo, J. W.; 林呈祥; Lin, K. J.; Kuo, J. W.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
超大型積體電路電腦輔助設計系統I-4:非同步電路
|
林呈祥; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
HyHOPE:a Fast Fault Simulator with Efficient Simulation of Hypertrophic Faults
|
Kung, C.; 林呈祥; Kung, C.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
Optimized Synthesis of Hazard-Free Asynchronous Circuits
|
Lin, K. J.; Kuo, J. W.; 林呈祥; Lin, K. J.; Kuo, J. W.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
Reducing Hypertrophic Fault Events in Sequential Fault Simulation
|
Kung, C.; 林呈祥; Kung, C.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
Test Time Reduction for Scan-Designed Circuits by Sliding Compatibility
|
Chang, J. S.; 林呈祥; Chang, J. S.; Lin, Chen-Shang |
| 國立臺灣大學 |
1994 |
在MCM環境下之測試樣本產生系統
|
林少傑; 林呈祥; 林少傑; Lin, Chen-Shang |
| 國立臺灣大學 |
1993-08 |
Automatic Synthesis of Hazard Free Asynchronous Circuits Based on Transitive Lock Relation
|
Lin, K.; Kuo, J.; 林呈祥; Lin, K.; Kuo, J.; Lin, Chen-Shang |
| 國立臺灣大學 |
1993-08 |
Building BDDs with Ordering-Reshuffle Strategy
|
Yeh, F.; 林呈祥; Yeh, F.; Lin, Chen-Shang |
| 國立臺灣大學 |
1993-02 |
Test time reduction in scan designed circuits
|
Lai, Wen-Joung; Kung, Chen-Pin; Lin, Chen-Shang |
| 國立臺灣大學 |
1993 |
多晶片模組設計自動化與測試系統總計劃(I)
|
林呈祥; 郭斯彥; Lin, Chen-Shang; Kuo, Sy-Yen |
| 國立臺灣大學 |
1993 |
自動設計驗證及測試樣本產生
|
林呈祥; Lin, Chen-Shang |
| 國立臺灣大學 |
1993 |
非同步電路設計合成之研究(II)
|
龐台銘; 林呈祥; Parng, Tai-Ming; Lin, Chen-Shang |
| 國立臺灣大學 |
1993 |
On the OBDD-Representation of General Boolean Functions
|
Liaw, H.; 林呈祥; Liaw, H.; Lin, Chen-Shang |
