臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"lin chen shang"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 11-35 / 70 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立臺灣大學	1994-03	Direct synthesis of hazard-free asynchronous circuits from STGs based on lock relation and MG-decomposition approach	Lin, Kuan-Jen; Kuo, Jih-Wen; Lin, Chen-Shang
國立臺灣大學	1994-02	Direct Synthesis of Hazard-Free Asynchronous Circuits from STGs Based on Lock Relation and MG-Decomposition Approach	Lin, K. J.; Kuo, J. W.; 林呈祥; Lin, K. J.; Kuo, J. W.; Lin, Chen-Shang
國立臺灣大學	1994	超大型積體電路電腦輔助設計系統I-4:非同步電路	林呈祥; Lin, Chen-Shang
國立臺灣大學	1994	HyHOPE:a Fast Fault Simulator with Efficient Simulation of Hypertrophic Faults	Kung, C.; 林呈祥; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1994	Optimized Synthesis of Hazard-Free Asynchronous Circuits	Lin, K. J.; Kuo, J. W.; 林呈祥; Lin, K. J.; Kuo, J. W.; Lin, Chen-Shang
國立臺灣大學	1994	Reducing Hypertrophic Fault Events in Sequential Fault Simulation	Kung, C.; 林呈祥; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1994	Test Time Reduction for Scan-Designed Circuits by Sliding Compatibility	Chang, J. S.; 林呈祥; Chang, J. S.; Lin, Chen-Shang
國立臺灣大學	1994	在MCM環境下之測試樣本產生系統	林少傑; 林呈祥; 林少傑; Lin, Chen-Shang
國立臺灣大學	1993-08	Automatic Synthesis of Hazard Free Asynchronous Circuits Based on Transitive Lock Relation	Lin, K.; Kuo, J.; 林呈祥; Lin, K.; Kuo, J.; Lin, Chen-Shang
國立臺灣大學	1993-08	Building BDDs with Ordering-Reshuffle Strategy	Yeh, F.; 林呈祥; Yeh, F.; Lin, Chen-Shang
國立臺灣大學	1993-02	Test time reduction in scan designed circuits	Lai, Wen-Joung; Kung, Chen-Pin; Lin, Chen-Shang
國立臺灣大學	1993	多晶片模組設計自動化與測試系統總計劃(I)	林呈祥; 郭斯彥; Lin, Chen-Shang; Kuo, Sy-Yen
國立臺灣大學	1993	自動設計驗證及測試樣本產生	林呈祥; Lin, Chen-Shang
國立臺灣大學	1993	非同步電路設計合成之研究(II)	龐台銘; 林呈祥; Parng, Tai-Ming; Lin, Chen-Shang
國立臺灣大學	1993	On the OBDD-Representation of General Boolean Functions	Liaw, H.; 林呈祥; Liaw, H.; Lin, Chen-Shang
國立臺灣大學	1993	Test Time Reduction in Scan Designed Circuits	Lai, W.; Kung, C.; 林呈祥; Lai, W.; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1993	超大型積體電路電腦輔助設計系統I-4:非同步電路	林呈祥; Lin, Chen-Shang
淡江大學	1992-11-26	Test set compaction for combinational circuits	張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang
國立臺灣大學	1992-11	On the verification of state-coding in STGs	Lin, Kuan- Jen; Lin, Chen-Shang
國立臺灣大學	1992-11	Test set compaction for combinational circuits	Chang, Jau-Shien; Lin, Chen-Shang
國立臺灣大學	1992-11	Test Reduction in Scan-Designed Circuits	Lai, W.; Kung, C.; 林呈祥; Lai, W.; Kung, C.; Lin, Chen-Shang
國立臺灣大學	1992-11	Test Set Compaction for Combinational Circuits	Chang, J.; 林呈祥; Chang, J.; Lin, Chen-Shang
淡江大學	1992-06-01	On the OBDD-representation of general Boolean functions	廖賀田; Liaw, Heh-tyan; Lin, Chen-shang
國立臺灣大學	1992-03	A realization algorithm of asynchronous circuits from STG	Lin, Kuan-Jen; Lin, Chen-Shang
國立臺灣大學	1992-03	Parallel sequence fault simulation for synchronous sequential circuits	Kung, Chen-Pin; Lin, Chen-Shang

顯示項目 11-35 / 70 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 52565682 線上人數 : 804 教育部委託研究計畫計畫執行:國立臺灣大學圖書館