English  |  正體中文  |  简体中文  |  总笔数 :0  
造访人次 :  51935857    在线人数 :  846
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

跳至: [ 中文 ] [ 数字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]
请输入前几个字:   

显示项目 90596-90605 / 2348406 (共234841页)
<< < 9055 9056 9057 9058 9059 9060 9061 9062 9063 9064 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
國立交通大學 2019-04-02T06:04:26Z A 0.20-V to 0.25-V, Sub-nW, Rail-to-Rail, 10-bit SAR ADC for Self-Sustainable IoT Applications Hong, Hao-Chiao; Chiu, Yi
國立臺灣科技大學 2009-09 A 0.22 V Quadrature VCO in 90 nm CMOS Process Sheng-Lyang Jang;Chuang-Jen Huang;Cheng-Chen Liu;Ching-Wen Hsue
國立交通大學 2014-12-08T15:08:26Z A 0.22nJ/b/iter 0.13 mu m turbo decoder chip using inter-block permutation interleaver Wong, Cheng-Chi; Tang, Cheng-Hao; Lai, Ming-Wei; Zheng, Yan-Xiu; Lin, Chien-Ching; Chang, Hsie-Chia; Lee, Chen-Yi; Su, Yu-T.
國立成功大學 2003-02 A 0.25-mu m 20-dBm 2.4-GHz CMOS power amplifier with an integrated diode linearizer Yen, Cheng-Chi; Chuang, Huey-Ru
臺大學術典藏 2018-09-10T09:25:34Z A 0.25V 460nW Asynchronous Neural Signal Processor with Inherent Leakage Suppression T.-T. Liu;J. Rabaey; T.-T. Liu; J. Rabaey; TSUNG-TE LIU
臺大學術典藏 2018-09-10T09:50:56Z A 0.25V 460nW Asynchronous Neural Signal Processor with Inherent Leakage Suppression Liu, T.-T.;Rabaey, J.M.; Liu, T.-T.; Rabaey, J.M.; TSUNG-TE LIU
臺大學術典藏 2019-10-31T07:12:33Z A 0.25μm HV-CMOS Synchronous Inversion and Charge Extraction (SICE) Interface Circuit for Piezoelectric Energy Harvesting HSIN-SHU CHEN;Wen-Jong Wu;Micka?l Lallart;Hsin-Shu Chen;Kai-Ren Cheng; Kai-Ren Cheng; Hsin-Shu Chen; Micka?l Lallart; Wen-Jong Wu; HSIN-SHU CHEN
臺大學術典藏 2020-01-17T07:48:26Z A 0.25�gm HV-CMOS Synchronous Inversion and Charge Extraction (SICE) Interface Circuit for Piezoelectric Energy Harvesting WEN-JONG WU;Wu, W.-J.;Lallart, M.;Chen, H.-S.;Cheng, K.-R.; Cheng, K.-R.; Chen, H.-S.; Lallart, M.; Wu, W.-J.; WEN-JONG WU
國立臺灣科技大學 2010-03 A 0.3 V Cross-Coupled VCO Using Dynamic Threshold MOSFET Sheng-Lyang Jang;Chuang-Jen Huang;Ching-Wen Hsue;Chia-Wei Chang
朝陽科技大學 2021-10-02 A 0.3 V PNN Based 10T SRAM with Pulse Control Based Read-Assist and Write Data-Aware Schemes for Low Power Applications Lin,Jin-Fa; Tsai, Chang-Ming; Tsai, Ming-Yan; Hsia, Shih-Chang; Morsalin, S. M. Salahuddin; Sheu, Ming-Hwa; 林進發

显示项目 90596-90605 / 2348406 (共234841页)
<< < 9055 9056 9057 9058 9059 9060 9061 9062 9063 9064 > >>
每页显示[10|25|50]项目