English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  52542235    線上人數 :  869
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

跳至: [ 中文 ] [ 數字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]
請輸入前幾個字:   

顯示項目 543991-544000 / 2348570 (共234857頁)
<< < 54395 54396 54397 54398 54399 54400 54401 54402 54403 54404 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
高雄醫學大學 2005 latanoprost對培養的豬角膜基質細胞的影響  吳國揚;王惠珠;洪秀貞  ; Wu KY;Wang HZ;Hong SJ  
高雄醫學大學 2005 latanoprost對培養的豬角膜基質細胞的影響  吳國揚;王惠珠; , 洪秀貞; Wu, KY;Wang, HZ; , Hong SJ
國立交通大學 2015-12-02T02:59:12Z Latch-Up Protection Design With Corresponding Complementary Current to Suppress the Effect of External Current Triggers Tsai, Hui-Wen; Ker, Ming-Dou
國立交通大學 2014-12-08T15:05:10Z LATCHED CMOS DIFFERENTIAL LOGIC (LCDL) FOR COMPLEX HIGH-SPEED VLSI WU, CY; CHENG, KH
淡江大學 1912-01 Latched CMOS differential logic(ALCDL)and its application in the design of high-speed parallel multipliers Wu, Chung-yu; 鄭國興; Cheng, Kuo-hsing
淡江大學 1991-09 Latched CMOS differential logic(LCDL)for complex high-speed VLSI Wu, Chung-yu; 鄭國興; Cheng, Kuo-hsing
淡江大學 1989-09 Latched CMOS differential logic(LCDL)for complex high-speed VLSI Wu, Chung-yu; Cheng, Kuo-hsing
國立交通大學 2014-12-08T15:26:38Z Latchup current self-stop circuit for whole-chip latchup prevention in bulk CMOS integrated circuits Peng, JJ; Ker, MD; Jiang, HC
國立交通大學 2018-08-21T05:56:56Z Latchup in Bulk FinFET Technology Dai, C. -T.; Chen, S. -H.; Linten, D.; Scholz, M.; Hellings, G.; Boschke, R.; Karp, J.; Hart, M.; Groeseneken, G.; Ker, M. -D.; Mocuta, A.; Horiguchi, N.
國立交通大學 2014-12-08T15:40:31Z Latchup-free ESD protection design with complementary substrate-triggered SCR devices Ker, MD; Hsu, KC

顯示項目 543991-544000 / 2348570 (共234857頁)
<< < 54395 54396 54397 54398 54399 54400 54401 54402 54403 54404 > >>
每頁顯示[10|25|50]項目