|
English
|
正體中文
|
简体中文
|
總筆數 :2853535
|
|
造訪人次 :
45239397
線上人數 :
891
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
顯示項目 91231-91240 / 2346275 (共234628頁)
<< < 9119 9120 9121 9122 9123 9124 9125 9126 9127 9128 > >>
每頁顯示[10|25|50]項目
| 臺大學術典藏 |
2018-09-10T15:20:07Z |
A 1D Electrospun Nanofiber Channel for Organic Field-Effect Transistors Using a Donor/Acceptor Planar Heterojunction Architecture
|
WEN-CHANG CHEN; Chen, W.-C.; Liu, C.-L.; Shih, C.-C.; Chang, H.-C. |
| 臺大學術典藏 |
2020-01-14T03:34:04Z |
A 1D–2D coupled SPH-SWE model applied to open channel flow simulations in complicated geometries
|
Chang K.-H.;Sheu T.W.-H.;Chang T.-J.; Chang K.-H.; Sheu T.W.-H.; Chang T.-J.; TSANG-JUNG CHANG |
| 臺大學術典藏 |
2020-01-17T07:47:28Z |
A 1D�V2D coupled SPH-SWE model applied to open channel flow simulations in complicated geometries
|
TONY W. H. SHEU; Chang, T.-J.; Chang, K.-H.; Sheu, T.W.-H. |
| 國立臺灣大學 |
2004-05 |
A 1V 4.2mW fully integrated 2.5Gb/s CMOS limiting amplifier using folded active inductors
|
Wu, Chia-Hsin; Liao, Jieh-Wei; Liu, Shen-Iuan |
| 臺大學術典藏 |
2018-09-10T03:50:27Z |
A 1V 5.8GHz CMOS Low Noise Amplifier in a 0.35um CMOS Process
|
Chih-Chun Tang; Shen-Iuan Liu; SHEN-IUAN LIU |
| 國立臺灣大學 |
2002 |
A 1V 5.8GHz low noise amplifier in a 0.35um standard CMOS process
|
Tang, Chih-Chun; Liu, Shen-Iuan |
| 國立臺灣大學 |
2006 |
A 1V 50 GHz Digital-Controlled CMOS Frequency Divider
|
Bai, Shuen-Yin; Luo, Tang-Nian; Chen, Yi-Jan Emery |
| 臺大學術典藏 |
2018-09-10T05:51:54Z |
A 1V 50 GHz digital-controlled CMOS frequency divider
|
Bai, S.-Y.; Luo, T.-N.; Chen, Y.-J.E.; YI-JAN EMERY CHEN |
| 國立臺灣師範大學 |
2014-10-30T09:28:40Z |
A 1V 82dB Multibit Delta-Sigma Modulator
|
Chien-Hung Kuo; Kang-Shuo Chang; Jing-Shan Jian |
| 國立臺灣師範大學 |
2014-10-30T09:28:40Z |
A 1V 82dB Multibit Delta-Sigma Modulator
|
Chien-Hung Kuo; Kang-Shuo Chang; Jing-Shan Jian |
顯示項目 91231-91240 / 2346275 (共234628頁)
<< < 9119 9120 9121 9122 9123 9124 9125 9126 9127 9128 > >>
每頁顯示[10|25|50]項目
|
