|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
52848852
線上人數 :
712
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
顯示項目 95481-95490 / 2348793 (共234880頁) << < 9544 9545 9546 9547 9548 9549 9550 9551 9552 9553 > >> 每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-08T15:40:13Z |
A CMOS 33-mW 100-MHz 80-dB SFDR sample-and-hold amplifier
|
Hsu, CC; Wu, JT |
| 國立臺灣大學 |
2001 |
A CMOS 400-Mb/s serial link for AS-memory systems using a PWMscheme
|
Chen, Wei-Hung; Dehang, Guang-Kaai; Chen, Jong-Woei; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A CMOS 5-bit 5GSample/sec analog-to-digital converter in 0.13um CMOS
|
Wang, I-Hsin; Liu, Shen-Iuan |
| 臺大學術典藏 |
2005-06 |
A CMOS 5-GHz micro-power LNA
|
Hsieh, Hsieh-Hung; Lu, Liang-Hung; Hsieh, Hsieh-Hung; Lu, Liang-Hung |
| 國立臺灣大學 |
2005-06 |
A CMOS 5-GHz micro-power LNA
|
Hsieh, Hsieh-Hung; Lu, Liang-Hung |
| 國立交通大學 |
2014-12-08T15:28:51Z |
A CMOS 5.37-mW 10-Bit 200-MS/s Dual-Path Pipelined ADC
|
Chai, Yun; Wu, Jieh-Tsorng |
| 國立交通大學 |
2014-12-08T15:11:50Z |
A CMOS 6-Bit 16-GS/s Time-Interleaved ADC Using Digital Background Calibration Techniques
|
Huang, Chun-Cheng; Wang, Chung-Yi; Wu, Jieh-Tsorng |
| 國立交通大學 |
2014-12-08T15:39:30Z |
A CMOS 6-Bit 16-GS/s Time-Interleaved ADC with Digital Background Calibration
|
Huang, Chun-Cheng; Wang, Chung-Yi; Wu, Jieh-Tsorng |
| 國立交通大學 |
2014-12-08T15:07:13Z |
A CMOS 6-mW 10-bit 100-MS/s Two-Step ADC
|
Chung, Yung-Hui; Wu, Jieh-Tsorng |
| 國立交通大學 |
2014-12-08T15:21:05Z |
A CMOS 6-mW 10-bit 100-MS/s Two-Step ADC
|
Chung, Yung-Hui; Wu, Jieh-Tsorng |
顯示項目 95481-95490 / 2348793 (共234880頁) << < 9544 9545 9546 9547 9548 9549 9550 9551 9552 9553 > >> 每頁顯示[10|25|50]項目
|