臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

跳至: [ 中文 ] [ 数字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]

请输入前几个字:

显示项目 650226-650250 / 1979275 (共79171页)
<< < 26005 26006 26007 26008 26009 26010 26011 26012 26013 26014 > >>
每页显示[10|25|50]项目

机构	日期	题名	作者
國立聯合大學	2007	VLSI Implementation of High-Performance CORDIC-Based Vector Interpolator in Power-Aware 3-D Graphic Systems	Tze-Yun Sung, Hsi-Chin Hsin
中華大學	2007	VLSI Implementation of High-Performance CORDIC-Based Vector Interpolator in Power-Aware 3-D Graphic Systems	宋志雲; Sung, Tze-Yun
國立成功大學	2004-06	VLSI implementation of implantable wireless power and data transmission micro-stimulator for neuromuscular stimulation	Lee, Shuenn-Yuh; Lev, Shyh-Chyang; Chen, Jia-Jin Jason
中華大學	2013	VLSI IMPLEMENTATION OF LOW-POWER AND HIGH-SFDR DIGITAL FREQUENCY SYNTHESIZER FOR UNDERWATER INSTRUMENTS AND NETWORK SYSTEMS	莊英慎; Juang, Ying-Shen
中華大學	2013	VLSI IMPLEMENTATION OF LOW-POWER AND HIGH-SFDR DIGITAL FREQUENCY SYNTHESIZER FOR UNDERWATER INSTRUMENTS AND NETWORK SYSTEMS	宋志雲; Sung, Tze-Yun
國立高雄第一科技大學	2006.04	VLSI implementation of low-power high-quality color interpolation processor for CCD camera	Hsia, Shih-Chang;Chen, Ming-Huei;Tsai, Po-Shien
中華大學	2006	VLSI Implementation of Memory-Efficiency Multiplierless DCT and IDCT Processors	宋志雲; Sung, Tze-Yun
中華大學	2006	VLSI Implementation of Memory-Efficiency Multiplierless DCT and IDCT Processors	謝曜式; Shieh, Yaw-Shih
國立中山大學	1995-12	VLSI implementation of multi-valued exponential bidirectional associative memory using current-mode circuits	C.C. Wang;Y.C. Chen
中華大學	2005	VLSI Implementation of Pipelined Architectures for 2-D Discrete Wavelet Transform and Its Inversion	宋志雲; Sung, Tze-Yun
中華大學	2005	VLSI Implementation of Pipelined Architectures for 2-D Discrete Wavelet Transform and Its Inversion	謝曜式; Shieh, Yaw-Shih
中華大學	2005	VLSI Implementation of Pipelined Architectures for 2-D Discrete Wavelet Transform and Its Inversion	林國珍; Lin, Kuo-Jen
國立中山大學	1998-02	VLSI Implementation of the Quadratic-Spline W-Transform for Multi-resolution Image Processing	Shen-Fu Hsiao
國立聯合大學	2004	VLSI Implementation of the Universal 2-D CAT/ICAT System (EI)	陳榮堅, 賴瑞麟
國立臺灣大學	1999-06	VLSI Implementation of Timing Recovery and Carrier Recovery for QAM/VSB Dual Mode	Shyh-Jye; Kua, G. H.; Shiue, Muh-Tian; Heh, Jung-Yu; 汪重光; Shyh-Jye; Kua, G. H.; Shiue, Muh-Tian; Heh, Jung-Yu; Wang, C. K.
國立中山大學	1994-08	VLSI Implementations of an Error-Correcting Encoder/Decoder	Shen-Fu Hsiao
元智大學	2017-07-02	VLSI implementations of parallel dual-mode MAP decoding for iterative detection and decoding receiver	Ching-Wen Hsieh; Cheng-Hung Lin
國立中山大學	1997-12	VLSI implemnetation of a word-slice pipelined maximum selector for priority queues	C.C. Wang;G.C. Lin
國立交通大學	2014-12-08T15:04:36Z	VLSI NEUROPROCESSORS FOR VIDEO MOTION DETECTION	LEE, JC; SHEU, BJ; FANG, WC; CHELLAPPA, R
中華大學	2009	VLSI Reconfigurable Architecture for 9/7-5/3 Lifting-Based Discrete Wavelet Transform	宋志雲; Sung, Tze-Yun
國立交通大學	2014-12-16T08:14:56Z	VLSI technology	Sze, S M
南台科技大學	2005-05	VLSI 實現低複雜度MPEG-4 Simple Profile 編碼系統於嵌入式處理器之SoC 平台	許雲淳; 陳順智; 陳培殷
大葉大學	2007-01-30	VLSI 測試技術之研究	陳建基, 鍾翼能
南台科技大學	1999	VLSI 設計流程整合實務	王立洋; 唐經洲
國立交通大學	2014-12-12T02:04:24Z	VLSI 陣列編譯器之設計與實現	黃柏川; HUANG, BO-CHUAN; 任建葳; REN, JIAN-WEI

显示项目 650226-650250 / 1979275 (共79171页)
<< < 26005 26006 26007 26008 26009 26010 26011 26012 26013 26014 > >>
每页显示[10|25|50]项目

	English \| 正體中文 \| 简体中文 \| 总笔数 :2340050
	造访人次 : 16746894 在线人数 : 381 教育部委托研究计画计画执行:国立台湾大学图书馆