English  |  正體中文  |  简体中文  |  总笔数 :0  
造访人次 :  51939506    在线人数 :  26
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

跳至: [ 中文 ] [ 数字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]
请输入前几个字:   

显示项目 90811-90820 / 2348406 (共234841页)
<< < 9077 9078 9079 9080 9081 9082 9083 9084 9085 9086 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
南台科技大學 2003-09 A 1.25 GHz 32-bit tree-structured carry lookahead adder using modified ANT logic Chua-Chin Wang; Yih-Long Tseng; 李博明; Po-Ming Lee; Rong-Chin Lee; Chenn-Jung Hunng; 王朝欽
南台科技大學 2003-09 A 1.25 GHz 32-bit tree-structured carry lookahead adder using modified ANT logic Chua-Chin Wang; Yih-Long Tseng; Po-Ming Lee; Rong-Chin Lee; Chenn-Jung Huang
國立中山大學 2003 A 1.25 GHz 32-bit tree-structured carry lookahead adder using modified ANT logic C.C. Wang;Y.L. Tseng;P.M. Lee;R.C. Lee;C.J. Huang
國立中山大學 2003-09 A 1.25 GHz 32-bit tree-structured carry lookahead adder using modified ANT logic C.C. Wang; Y.L. Tseng; P.M. Lee; R.C. Lee; C.J. Huang
南台科技大學 2000-12 A 1.25 GHz 8-bit Tree-Structured Carry Lookahead Adder Chua-Chin Wang; Po-Ming Lee; Chenn-Jung Huang; Rong-Chin Lee
國立中山大學 2000-12 A 1.25 GHz 8-bit tree-structured carry lookahead adder C.C. Wang;P.M. Lee;C.J. Huang;R.C. Lee
國立臺灣科技大學 2008 A 1.25Gbps all-digital clock and data recovery circuit with binary frequency acquisition Oulee C.-S.; Yang R.-J.
臺大學術典藏 2018-09-10T08:18:16Z A 1.25GHz fast-locked all-digital phase-locked loop with supply noise suppression Chao-Ching Hung;I-Fong Chen;Shen-Iuan Liu; Chao-Ching Hung; I-Fong Chen; Shen-Iuan Liu; SHEN-IUAN LIU
國立中山大學 2003-08 A 1.26ns access time current-mode sense amplifier design for SRAMs C.C. Wang;Y.L. Tseng;C.C. Li;R. Hu
元智大學 2015-08-04 A 1.2V 3.5Gbps Digitalized LVDS driver in 0.18um CMOS technology Jhih-Siang Shao; Shi-Fung Zhou; Hungwen Lin

显示项目 90811-90820 / 2348406 (共234841页)
<< < 9077 9078 9079 9080 9081 9082 9083 9084 9085 9086 > >>
每页显示[10|25|50]项目