English  |  正體中文  |  简体中文  |  总笔数 :2853524  
造访人次 :  45208355    在线人数 :  647
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

跳至: [ 中文 ] [ 数字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]
请输入前几个字:   

显示项目 91426-91435 / 2346260 (共234626页)
<< < 9138 9139 9140 9141 9142 9143 9144 9145 9146 9147 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
南台科技大學 1998-05 A 2.9-Kilobase noncoding nuclear RNA functions in the establishment of persistent Hz-1 viral infection. 李松泰; Yu-Chan Chao; Song-Tay Lee; Ming-Chuan Chang; Hong-Hwa Chen; Shih-Shun Chen; Tzong-Yuan Wu; Fu-Hwa Liu; Err-Lieh Hsu; Roger F. Hou
臺大學術典藏 2020-06-11T06:25:37Z A 20 GHz power amplifier with IM3 distortion cancellation by load-split derivative superposition Kao, K.-Y.;Lin, H.-Y.;Lin, K.-Y.; Kao, K.-Y.; Lin, H.-Y.; Lin, K.-Y.; KUN-YOU LIN
臺大學術典藏 2020-06-11T06:31:42Z A 20 to 24 GHz + 16.8 dBm fully integrated power amplifier using 0.18 μm CMOS process Jen, Y.-N.;Tsai, J.-H.;Peng, C.-T.;Huang, T.-W.; Jen, Y.-N.; Tsai, J.-H.; Peng, C.-T.; Huang, T.-W.; TIAN-WEI HUANG
元智大學 2009-01 A 20 to 24 GHz +16.8-dBm fully integrated power amplifier using 0.18-µm CMOS process 蔡政翰; Yung-Nien Jen; Chung-Te Peng; Tian-Wei Huang
國立臺灣師範大學 2014-10-30T09:28:44Z A 20 to 24 GHz +16.8-dBm fully integrated power amplifier using 0.18-痠 CMOS process Yung-Nien Jen; Jeng-Han Tsai; Chung-Te Peng; Tian-Wei Huang
國立臺灣師範大學 2014-10-30T09:28:44Z A 20 to 24 GHz +16.8-dBm fully integrated power amplifier using 0.18-痠 CMOS process Yung-Nien Jen; Jeng-Han Tsai; Chung-Te Peng; Tian-Wei Huang
淡江大學 2005-03 A 20 Years Overview and Prospect of Interpretive Research in Taiwan: 1984-2003 陳維立; Wu, H. C.; Chen, W. J.
臺大學術典藏 2021-09-02T00:05:04Z A 20-43 GHz Low Noise GaAs Downconverter with Gbps Data-Links for Full 5G K/Ka-Band Backhauls Chen C.-N;Kuo T.-Y;Wang H.; Chen C.-N; Kuo T.-Y; Wang H.; HUEI WANG
臺大學術典藏 2021-03-12T08:41:03Z A 20-Gb/s 1: 2 demultiplexer with capacitive-splitting current-mode-logic latches JUN-CHAU CHIEN; 簡俊超; JUN-CHAU CHIEN
國立臺灣大學 2007 A 20-Gb/s 1:2 Demultiplexer with capacitive-splitting current-mode-logic latches Chien, Jun-Chau; Lu, Liang-Hung

显示项目 91426-91435 / 2346260 (共234626页)
<< < 9138 9139 9140 9141 9142 9143 9144 9145 9146 9147 > >>
每页显示[10|25|50]项目