|
English
|
正體中文
|
简体中文
|
总笔数 :2853535
|
|
造访人次 :
45244264
在线人数 :
774
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
显示项目 92401-92410 / 2346275 (共234628页) << < 9236 9237 9238 9239 9240 9241 9242 9243 9244 9245 > >> 每页显示[10|25|50]项目
| 國立中山大學 |
2004-05 |
A 71nm Cross-Gate SOI MOSFET for 3D IC fabricated on a bulk wafer
|
Jyi-Tsong Lin;Jian-Han Huang |
| 國立臺灣大學 |
2007 |
A 71–80 GHz Amplifier Using 0.13- μm CMOS Technology
|
Wang, To-Po; Wang, Huei |
| 國立成功大學 |
2022-12 |
A 72-dB SNDR 130-MS/s 0.8-mW Pipelined-SAR ADC Using a Distributed Averaging Correlated Level Shifting Ring Amplifier
|
Wang;Jia-Ching;Kuo;Tai-Haur |
| 國立交通大學 |
2014-12-08T15:47:31Z |
A 723-MHz 17.2-mW CMOS programmable counter
|
Chang, HH; Wu, JC |
| 國立交通大學 |
2019-04-02T05:59:24Z |
A 723-MHz 17.2-mW CMOS programmable counter
|
Chang, HH; Wu, JC |
| 臺大學術典藏 |
2022-08-05T08:59:03Z |
A 73-year-old man with bilateral posterior ankle pain
|
Chiu Y.-H.; TYNG-GUEY WANG |
| 國立交通大學 |
2020-05-05T00:02:26Z |
A 75-Gb/s/mm(2) and Energy-Efficient LDPC Decoder Based on a Reduced Complexity Second Minimum Approximation Min-Sum Algorithm
|
Jou, Shyh-Jye Jerry; Chiu, Kang-Lun; Tsai, Pei-Yun; Lopez, Henry; Chan, Hsun-Wei |
| 國立臺灣大學 |
2008-06 |
A 75-GHz Phase-Locked Loop in 90-nm CMOS Technique
|
Lee, Jri; Liu, M.; Wang, H. |
| 國立臺灣大學 |
2008 |
A 75-GHz Phase-Locked Loop in 90-nm CMOS Technology
|
Lee, Jri; Liu, Mingchung; Wang, Huaide |
| 臺大學術典藏 |
2020-06-11T07:06:09Z |
A 75-GHz phase-locked loop in 90-nm CMOS technology
|
Lee, J.;Liu, M.;Wang, H.; Lee, J.; Liu, M.; Wang, H.; JRI LEE |
显示项目 92401-92410 / 2346275 (共234628页) << < 9236 9237 9238 9239 9240 9241 9242 9243 9244 9245 > >> 每页显示[10|25|50]项目
|