|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
51935868
在线人数 :
857
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
显示项目 90771-90780 / 2348406 (共234841页)
<< < 9073 9074 9075 9076 9077 9078 9079 9080 9081 9082 > >>
每页显示[10|25|50]项目
| 國立交通大學 |
2014-12-08T15:11:51Z |
A 1-V, 16.9 ppm/degrees C, 250 nA Switched-Capacitor CMOS Voltage Reference
|
Hsieh, Chun-Yu; Huang, Hong-Wei; Chen, Ke-Horng |
| 臺大學術典藏 |
2018-09-10T07:08:27Z |
A 1-V, 16.9 ppm/℃, 250 nA Switched-Capacitor CMOS Voltage Reference
|
H. W. Huang; C. Y. Hsieh; K. H. Chen,; S. Y. Kuo; SY-YEN KUO |
| 國立成功大學 |
2007-06 |
A 1-V, 6-mA, 3-6 GHz broadband 0.18 mu m CMOS low-noise amplifier for UWB receiver
|
Chang, C. P.; Yen, C. C.; Chuang, Huey-Ru |
| 國立交通大學 |
2014-12-08T15:13:37Z |
A 1-V, Low-Power CMOS LNA for Ultra-wideband Receivers
|
Chang, Po Yang; Wu, Hui-I; Jou, Christina F. |
| 國立成功大學 |
2023-03 |
A 1.0 fJ energy/bit single-ended 1 kb 6T SRAM implemented using 40 nm CMOS process
|
Wang;Chua-Chin;Sangalang;Ralph, Gerard B.;Tseng;I-Ting;Chiu;Yi-Jen;Lin;Yu-Cheng;Jose;Oliver, Lexter July A. |
| 國立中山大學 |
2000-02 |
A 1.0 GHz 0.6-µm 8-bit carry lookahead adder using PLA-styled all-N-transistor logic
|
C.C. Wang;C.J. Huang;K.C. Tsai |
| 國立中山大學 |
1997-08 |
A 1.0 GHz 64-bit parallel comparator using two-phase clocking ANT dynamic logic
|
C.C. Wang;K.C. Tsai |
| 國立中山大學 |
2001-09 |
A 1.0 GHz clock generator design with a negative delay using a single-shot locking method
|
C.C. Wang;Y.L. Tseng;R.S. Kao |
| 臺大學術典藏 |
2018-09-10T09:16:57Z |
A 1.0TOPS/W 36-core neocortical computing processor with 2.3Tb/s Kautz NoC for universal visual recognition
|
LIANG-GEE CHEN; Chen, L.-G.; Tsai, C.-Y.; Lee, Y.-J.; Chen, C.-T. |
| 國立成功大學 |
2023 |
A 1.0�fJ energy/bit single-ended 1 kb 6T SRAM implemented using 40 nm CMOS process
|
Wang, C.-C.;Sangalang, R.G.B.;Tseng, I.-T.;Chiu, Y.-J.;Lin, Y.-C.;Jose, O.L.J.A. |
显示项目 90771-90780 / 2348406 (共234841页)
<< < 9073 9074 9075 9076 9077 9078 9079 9080 9081 9082 > >>
每页显示[10|25|50]项目
|
