|
English
|
正體中文
|
简体中文
|
总笔数 :2853535
|
|
造访人次 :
45237386
在线人数 :
734
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
显示项目 91171-91180 / 2346275 (共234628页)
<< < 9113 9114 9115 9116 9117 9118 9119 9120 9121 9122 > >>
每页显示[10|25|50]项目
| 國立臺灣大學 |
2006 |
A 15-Gb/s 2:1 multiplexer in 0.18-μm CMOS
|
Chien, Jun-Chau; Lu, Liang-Hung |
| 臺大學術典藏 |
2021-03-12T08:41:05Z |
A 15-Gb/s 2:1 multiplexer in 0.18-μm CMOS
|
JUN-CHAU CHIEN; 簡俊超; JUN-CHAU CHIEN |
| 臺大學術典藏 |
2018-09-10T08:47:26Z |
A 15-mW 2.4-GHz IEEE 802.15.4 Transmitter with a FIR-embedded Phase Modulator
|
Y.-H. Liu; H.-H. Lo; T.-H. Lin; TSUNG-HSIEN LIN |
| 國立成功大學 |
2015 |
A 15-Year Nationwide Epidemiological Analysis of Guillain-Barre Syndrome in Taiwan
|
Huang, Wan-Chun; Lu, Chin-Li; Chen, Solomon Chih-Cheng |
| 國立臺灣大學 |
2007 |
A 15/30-GHz Dual-Band Multiphase Voltage-Controlled Oscillator in 0.18- μm CMOS
|
Hsieh, Hsieh-Hung; Hsu, Ying-Chih; Lu, Liang-Hung |
| 國立臺灣大學 |
1999 |
A 155-MHz BiCMOS automatic gain control amplifier
|
Huang, Po-Chiun; Huang, Chen-Yi; Wang, Chorng-Kuang |
| 國立臺灣大學 |
2006 |
A 155.52 Mbps–3.125 Gbps Continuous-Rate Clock and Data Recovery Circuit
|
Yang, Rong-Jyi; Chao, Kuan-Hua; Hwu, Sy-Chyuan; Liang, Chuan-Kang; Liu, Shen-Iuan |
| 國立交通大學 |
2014-12-08T15:25:47Z |
A 15b 20MS/s CMOS pipelined ADC with digital background calibration
|
Liu, HC; Lee, ZM; Wu, JT |
| 國立臺灣大學 |
2005-05 |
A 15mW 69dB 2 Gsamples/s CMOS analog front-end for low-band UWB applications
|
Lee, Hua-Chin; Lin, Chien-Chih; Wu, Chia-Hsin; Liu, Shen-Iuan; Wang, Chorng-Kuang; Tsao, Hen-Wai |
| 國立交通大學 |
2019-06-03T01:09:15Z |
A 16 Channel Real-Time EEG Processing Based on ORICA Algorithm using 28nm CMOS Technology
|
Wang, Kai-Yen; Ho, Yun-Lung; Huang, Yu-De; Fang, Wai-Chi |
显示项目 91171-91180 / 2346275 (共234628页)
<< < 9113 9114 9115 9116 9117 9118 9119 9120 9121 9122 > >>
每页显示[10|25|50]项目
|
