English  |  正體中文  |  简体中文  |  总笔数 :2875249  
造访人次 :  54219024    在线人数 :  954
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

跳至: [ 中文 ] [ 数字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]
请输入前几个字:   

显示项目 91516-91525 / 2351384 (共235139页)
<< < 9147 9148 9149 9150 9151 9152 9153 9154 9155 9156 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
臺大學術典藏 2018-09-10T09:50:31Z A 2.4GHz sub-harmonically injection-locked PLL with self-calibrated injection timing SHEN-IUAN LIU; Shen-Iuan Liu; Yi-Chieh Huang; Yi-Chieh Huang;Shen-Iuan Liu
國立交通大學 2014-12-08T15:08:28Z A 2.5 Gbps CMOS fully integrated optical receicer with lateral PIN detector Chen, Wei-Zen; Huang, Shih-Hao
國立成功大學 2017-04 A 2.5 mW/ch, 50 Mcps, 10-Analog Channel, Adaptively Biased Read-Out Front-End IC With Low Intrinsic Timing Resolution for Single-Photon Time-of-Flight PET Applications With Time-Dependent Noise Analysis in 90 nm CMOS Cruz;Hugo;Huang;Hong-Yi;Luo;Ching-Hsing;Lee;Shuenn-Yuh
國立臺灣科技大學 2017 A 2.5-ps bin size and 6.7-ps resolution FPGA time-to-digital converter based on delay wrapping and averaging Chen, P;Hsiao, Y.-Y;Chung, Y.-S;Tsai, W.X;Lin, J.-M.
國立交通大學 2014-12-08T15:05:20Z A 2.5-V 14-bit, 180-mW cascaded Sigma Delta ADC for ADSL2+ application Chang, Teng-Hung; Dung, Lan-Rong; Guo, Jwin-Yen; Yang, Kai-Jiun
國立交通大學 2014-12-08T15:36:34Z A 2.56 Gb/s Soft RS (255,239) Decoder Chip for Optical Communication Systems Lin, Yi-Min; Hsu, Chih-Hsiang; Chang, Hsie-Chia; Lee, Chen-Yi
臺大學術典藏 2020-05-04T08:21:52Z A 2.5D Approach to 360 Panorama Video Stabilization Shen, L.-C.;Huang, T.-K.;Chen, C.-S.;Chuang, Y.-Y.; Shen, L.-C.; Huang, T.-K.; Chen, C.-S.; Chuang, Y.-Y.; YUNG-YU CHUANG
臺大學術典藏 2020-05-04T08:22:04Z A 2.5D Approach to 360 Panorama Video Stabilization. Shen, Lin-Chen; Huang, Tzu-Kuei; Chen, Chu-Song; Chuang, Yung-Yu; YUNG-YU CHUANG
國立臺灣大學 2001 A 2.5D Finite/Infinite Element Approach for Modelling Visco-Elastic Bodies Subjected to Moving Loads Yang, Y. B.; Hung, H. H.
臺大學術典藏 2018-09-10T05:27:05Z A 2.5Gbps burst-mode clock and data recovery circuit Che-Fu Liang; Sy-Chyuan Hwu; Shen-Iuan Liu; SHEN-IUAN LIU

显示项目 91516-91525 / 2351384 (共235139页)
<< < 9147 9148 9149 9150 9151 9152 9153 9154 9155 9156 > >>
每页显示[10|25|50]项目