English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  52171060    線上人數 :  797
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

跳至: [ 中文 ] [ 數字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]
請輸入前幾個字:   

顯示項目 558816-558825 / 2348487 (共234849頁)
<< < 55877 55878 55879 55880 55881 55882 55883 55884 55885 55886 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
臺大學術典藏 2018-09-10T15:33:45Z Low-Power MCU With Embedded ReRAM Buffers as Sensor Hub for IoT Applications Chien, T.; Chiou, L.; Sheu, S.; Lin, J.; Lee, C.; Ku, T.; Tsai, M.; Wu, C.; Chien, T.; Chiou, L.; Sheu, S.; Lin, J.; Lee, C.; Ku, T.; Tsai, M.; Wu, C.; CHIH-I WU
國立臺灣大學 2009 Low-Power Memory-Reduced Traceback MAP Decoding for Double-Binary Convolutional Turbo Decoder Lin, Cheng-Hung; Chen, Chun-Yu; Tsai, Tsung-Han; Wu, An-Yeu
臺大學術典藏 2018-09-10T07:38:00Z Low-power memory-reduced traceback MAP decoding for double-binary convolutional turbo decoder Lin, C.-H.; Chen, C.-Y.; Wu, A.-Y.; Tsai, T.-H.; AN-YEU(ANDY) WU; Lin, C.-H.;Chen, C.-Y.;Wu, A.-Y.;Tsai, T.-H.
臺大學術典藏 2019-10-24T07:57:14Z Low-Power Memory-Reduced Traceback MAP Decoding for Double-Binary Convolutional Turbo Decoder 吳安宇; AN-YEU(ANDY) WU; Tsung-Han Tsai; An-Yeu Wu; Chun-Yu Chen; Cheng-Hung Lin; 吳安宇;AN-YEU(ANDY) WU;Tsung-Han Tsai;An-Yeu Wu;Chun-Yu Chen;Cheng-Hung Lin
臺大學術典藏 2018-09-10T15:27:41Z Low-power microcontroller solution for measuring HBR using single reflection SpO2 Sensor Sun, C.-C. and Chun, K.-W. and Thai, T.T. and Yang, Y.-W.; YA-WEN YANG
臺大學術典藏 2020-09-30T01:17:18Z Low-power microcontroller solution for measuring HBR using single reflection SpO2 Sensor Sun C.-C.; Chun K.-W.; Thai T.T.; YA-WEN YANG
臺大學術典藏 2018-09-10T09:42:58Z Low-power multi-processor system architecture design for universal biomedical signal processing Cheng, L.-F.;Chen, T.-C.;Chen, L.-G.; Cheng, L.-F.; Chen, T.-C.; Chen, L.-G.; LIANG-GEE CHEN
國立高雄師範大學 2015-04-02 Low-Power Multi-Standard Viterbi Decoder for Wireless Communication Applications 鄭伯壎; C. Yu;B. S. Lin;Po-Hsun Cheng;Y. S. Su
中華大學 2009 Low-Power Multiplier Design with Row and Column Bypassing 顏金泰; YAN, JIN-TAI
中華大學 2006 Low-Power Multiplierless 2-D DWT and IDWT Architectures Using 4-tap Daubechies Filters 宋志雲; Sung, Tze-Yun

顯示項目 558816-558825 / 2348487 (共234849頁)
<< < 55877 55878 55879 55880 55881 55882 55883 55884 55885 55886 > >>
每頁顯示[10|25|50]項目