|
English
|
正體中文
|
简体中文
|
總筆數 :2853537
|
|
造訪人次 :
45257852
線上人數 :
780
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
顯示項目 92081-92090 / 2346288 (共234629頁)
<< < 9204 9205 9206 9207 9208 9209 9210 9211 9212 9213 > >>
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-08T15:25:38Z |
A 5-GHz direct-conversion receiver with I/Q phase and gain error calibration
|
Chen, WZ; Lee, TL; Lu, TY |
| 臺大學術典藏 |
2020-06-11T06:26:18Z |
A 5-GHz fractional-N phase-locked loop with spur reduction technique in 0.13-μm CMOS
|
Chiu, W.-H.;Cheng, C.-Y.;Lin, T.-H.; Chiu, W.-H.; Cheng, C.-Y.; Lin, T.-H.; TSUNG-HSIEN LIN |
| 國立暨南國際大學 |
2008 |
A 5-GHz fully integrated low-power wide-tuning-range CMOS LC VCO
|
陳志成?; Chen, CC |
| 國立暨南國際大學 |
2008 |
A 5-GHz fully integrated low-power wide-tuning-range CMOS LC VCO
|
陳世璋?; Chen, CZ |
| 國立暨南國際大學 |
2008 |
A 5-GHz fully integrated low-power wide-tuning-range CMOS LC VCO
|
方浩宇?; Fang, HY |
| 國立暨南國際大學 |
2008 |
A 5-GHz fully integrated low-power wide-tuning-range CMOS LC VCO
|
林佑昇?; Lin, YS |
| 國立臺灣大學 |
2005 |
A 5-GHz low phase noise differential Colpitts CMOS VCO
|
Tsai, Ming-Da; Cho, Yi-Hsien; Wang, Huei |
| 臺大學術典藏 |
2018-09-10T08:19:11Z |
A 5-GHz Relative-Phase Cancellation Fractional-N Phase-Locked Loops in 0.13-μm CMOS
|
W.-H. Chiu;C.-Y. Cheng;T.-H. Lin; W.-H. Chiu; C.-Y. Cheng; T.-H. Lin; TSUNG-HSIEN LIN |
| 國立交通大學 |
2017-04-21T06:48:54Z |
A 5-GHz, 30-dBm, 0.9-dB insertion loss single-pole double-throw T/R switch in 90nm CMOS
|
Fu, Chang-Tsung; Taylor, Stewart S.; Ku, Chien-Nan |
| 國立臺灣科技大學 |
2009-04 |
A 5-GHz-Band CMOS Receiver With Low LO Self-Mixing Front End
|
Hsiao-Chin Chen;Tao Wang;Hung-Wei Chiu;Yu-Che Yang;Tze-Huei Kao;Guo-Wei Huang;Shey-Shi Lu |
顯示項目 92081-92090 / 2346288 (共234629頁)
<< < 9204 9205 9206 9207 9208 9209 9210 9211 9212 9213 > >>
每頁顯示[10|25|50]項目
|
