|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
51994690
線上人數 :
755
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
顯示項目 91716-91725 / 2348439 (共234844頁)
<< < 9167 9168 9169 9170 9171 9172 9173 9174 9175 9176 > >>
每頁顯示[10|25|50]項目
| 元智大學 |
2012-05-05 |
A 3.1-10.6GHz CMOS Low-Voltage Mixer with Active Balun Designed for UWB Systems
|
Chien-Hua Lai; Jeng-Rern Yang |
| 元智大學 |
2012-05-05 |
A 3.1-10.6GHz CMOS Low-Voltage Mixer with Active Balun Designed for UWB Systems
|
Chien-Hua Lai; Jeng-Rern Yang |
| 國立暨南國際大學 |
2012 |
A 3.1-dB NF, 21.31 dB gain micromachined 3-10 GHz distributed amplifier for UWB systems in 0.18-mu m CMOS technology
|
張錦法; Chang, JF |
| 國立暨南國際大學 |
2012 |
A 3.1-dB NF, 21.31 dB gain micromachined 3-10 GHz distributed amplifier for UWB systems in 0.18-mu m CMOS technology
|
林佑昇; Lin, YS |
| 國立交通大學 |
2017-04-21T06:49:42Z |
A 3.12 pJ/bit, 19-27 Gbps Receiver with 2 Tap-DFE Embedded Clock and Data Recovery
|
Hong, Zheng-Hao; Chen, Wei-Zen |
| 國立交通大學 |
2016-03-28T00:04:12Z |
A 3.12 pJ/bit, 19-27 Gbps Receiver With 2-Tap DFE Embedded Clock and Data Recovery
|
Hong, Zheng-Hao; Liu, Yao-Chia; Chen, Wei-Zen |
| 國立交通大學 |
2014-12-08T15:09:08Z |
A 3.125 Gbps CMOS fully integrated optical receiver with adaptive analog equalizer
|
Chen, Wei-Zen; Huang, Shih-Hao; Wu, Guo-Wei; Liu, Chuan-Chang; Huang, Yang-Tung; Chiu, Chin-Fong; Chang, Wen-Hsu; Juang, Ying-Zong |
| 國立臺灣大學 |
2004 |
A 3.125-Gb/s Clock and Data Recovery Circuit for the 10-Gbase-LX4 Ethernet
|
Yang, Rong-Jyi; Chen, Shang-Ping; Liu, Shen-Iuan |
| 國立交通大學 |
2017-04-21T06:49:35Z |
A 3.2 mW MIXED-SIGNAL READOUT CIRCUIT FOR AN ORGANIC VERTICAL NANO-JUNCTIONS SENSOR
|
Chao, Paul C. -P.; Su, Chin-I; Tran, Trong-Hieu; Zan, Hsiao-Wen |
| 臺大學術典藏 |
2018-09-10T09:21:52Z |
A 3.2fJ/c.-s. 0.35V 10b 100KS/s SAR ADC in 90nm CMOS
|
Tai, H.-Y.; Chen, H.-W.; Chen, H.-S.; HSIN-SHU CHEN |
顯示項目 91716-91725 / 2348439 (共234844頁)
<< < 9167 9168 9169 9170 9171 9172 9173 9174 9175 9176 > >>
每頁顯示[10|25|50]項目
|
