臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

跳至: [ 中文 ] [ 数字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]

请输入前几个字:

显示项目 90866-90875 / 2346288 (共234629页)
<< < 9082 9083 9084 9085 9086 9087 9088 9089 9090 9091 > >>
每页显示[10|25|50]项目

机构	日期	题名	作者
臺大學術典藏	2021-11-21T23:19:02Z	A 1.625 TOPS/W SOC for Deep CNN Training and Inference in 28nm CMOS	Liu, Yu Tung; Kung, Chu King; Hsieh, Ming Hang; Wang, Hsiu Wen; CHUN-PIN LIN; Yu, Chao Yang; Chen, Chi Shi; TZI-DAR CHIUEH
臺大學術典藏	2022-02-21T23:30:47Z	A 1.625 TOPS/W SOC for Deep CNN Training and Inference in 28nm CMOS	Liu, Yu Tung; Kung, Chu King; Hsieh, Ming Hang; Wang, Hsiu Wen; CHUN-PIN LIN; Yu, Chao Yang; Chen, Chi Shi; TZI-DAR CHIUEH
國立交通大學	2014-12-08T15:41:18Z	A 1.69 Gb/s Area-Efficient AES Crypto Core with Compact On-the-fly Key Expansion Unit	Liu, Po-Chun; Chang, Hsie-Chia; Lee, Chen-Yi
元智大學	2009-06	A 1.7-mW, 14.4% Frequency Tuning, 24GHz VCO with Current-Reused Structure Using 0.18-um CMOS Technology	蔡政翰; Yen-Hung Kuo; Tian-Wei Huang
元智大學	2009-06	A 1.7-mW, 14.4% Frequency Tuning, 24GHz VCO with Current-Reused Structure Using 0.18-um CMOS Technology	蔡政翰; Yen-Hung Kuo; Tian-Wei Huang
國立臺灣師範大學	2014-10-30T09:28:46Z	A 1.7-mW, 14.4% Frequency Tuning,24GHz VCO with Current-Reused Structure Using 0.18-μm CMOS Technology	Yen-Hung Kuo; Jeng-Han Tsai; Tian-Wei Huang
臺大學術典藏	2018-09-10T07:42:57Z	A 1.7-mW, 16.8% Frequency Tuning, 24-GHz Transformer-Based LC-VCO using 0.18-um CMOS Technology	Yen-Hung Kuo;Jeng-Han Tsai;Tian-Wei Huang; Yen-Hung Kuo; Jeng-Han Tsai; Tian-Wei Huang; TIAN-WEI HUANG
國立交通大學	2014-12-08T15:26:52Z	A 1.75GHz inductor-less CMOS low noise amplifier with high-Q active inductor load	Yang, JN; Cheng, YC; Hsu, TY; Hsu, TR; Lee, CY
國立交通大學	2014-12-08T15:24:51Z	A 1.7mW all digital phase-locked loop with new gain generator and low power DCO	Chao, Tzu-Chiang; Hwang, Wei
國立臺灣大學	2004-08	A 1.7~3.125Gbps clock and data recovery circuit using a gated frequency detector	Yang, Rong-Jyi; Liu, Shen-Iuan

显示项目 90866-90875 / 2346288 (共234629页)
<< < 9082 9083 9084 9085 9086 9087 9088 9089 9090 9091 > >>
每页显示[10|25|50]项目

	English \| 正體中文 \| 简体中文 \| 总笔数 :2854037
	造访人次 : 45294765 在线人数 : 1099 教育部委托研究计画计画执行:国立台湾大学图书馆